【编者按】自2020年举办以来，IC风云榜已成为半导体行业的年度盛事。今年新增12项奖项，共设39项大奖，进一步关注半导体投资与退出、科技前沿领域贡献、项目创新和技术“出海”与拓展。评委会由超过100家半导体投资联盟会员单位及500+行业CEO组成。获奖名单将于2025半导体投资年会暨IC风云榜颁奖典礼上揭晓。
随着信息技术的快速的提升，高速数据传输技术已成为高性能计算、数据中心、人工智能及通信系统等领域不可或缺的关键技术。
晟联科作为国内高速接口IP领域的佼佼者，凭借其卓越的技术实力和创造新兴事物的能力，在加速HPC芯片算力提升方面发挥着举足轻重的作用。
晟联科致力于为加速HPC芯片算力提供高速接口。该企业来提供的远距离、低功耗、低延时的高速32G/16G UCIe及112G SerDes/PCIe 6.0 IP解决方案，全面满足高性能计算、数据中心、人工智能及通信系统等领域对高速数据传输的高可靠性、低误码率及远距离传输需求。
自2014年起，晟联科独立研发并掌握基于DSP的高速SerDes核心技术，PAM4 SerDes产品已实现量产并成功出货。尤为值得一提的是，该公司在2021年全世界内率先实现了Die-to-Die技术的商业化应用。截至目前，晟联科的高速SerDes IP已累计出货超过2亿条通道，大范围的应用于全球500强企业的芯片和设备中。
为了更好地服务全球客户，晟联科不断拓展其业务版图。晟联科的全球总部及研发中心坐落于上海，同时，该公司在深圳、武汉等地设有办事处，旨在为全国乃至全球客户提供专业且细致的本地化技术上的支持与服务。
一直以来，晟联科都将技术创新视为驱动高速互联新时代的核心引擎。该公司不仅在HPC、人工智能等前沿应用领域深耕细作，更致力于通过持续的技术突破与解决方案优化，精准赋能客户，解决他们在数据传输速度、计算效率、系统稳定性及成本效益等方面的关键需求，从而推动产业升级，加速客户价值的实现。
32G/16G UCIe PHY IP晟联科的32G/16G UCIe PHY IP高速互联方案，凭借其在标准模式下可达32GT/s、私有模式下更可提升至36GT/s的高带宽传输能力，明显提升了数据传输效率。其低延时特性（FDI-FDI延迟仅为2.x纳秒）逐渐增强了数据传输性能。此外，该方案还支持长达50mm的超长传输距离，能够轻松应对各种复杂环境。在稳定性方面，32G UCIe采用了三维去偏移单元，提供了2个UI的扫描范围，极大地方便了系统集成。
PCIe 6.0 PHY IP作为新一代高速互联IP技术，晟联科的PCIe 6.0具备超长传输能力，即便在高插入损耗通道中也能实现卓越的信号传输和优异的BER性能，确保数据的远距离稳定传输。同时，该方案支持PIPE v6.1协议，能够与PCIe和CXL controller无缝兼容。通过优化设计和降低延迟，PCIe 6.0实现了低功耗与高性能的完美平衡。
目前，晟联科的IP+解决方案已正式商用发布。其中，32G UCIe实现HPC单芯片算力升级，112G SerDes及PCIe 6.0则推动了AI集群算力升级。从片内到片外，晟联科的IP+解决方案为智算中心集群算力带来了巨大提升。晟联科方案已在客户产品中完成验证并实现大规模批量出货。
2025半导体投资年会暨IC风云榜颁奖典礼将于2024年12月举办，奖项申报已启动，目前征集与候选企业/机构报道正在进行，欢迎报名参与，共赴行业盛宴！
“年度最佳解决方案奖”是专为那些能够为行业提供高品质、创新性解决方案，且其产品已获得行业客户广泛认可和好评的企业而设立的。作为企业的“明星方案产品”，通过“IC风云榜-年度最佳解决方案奖”的评选加持，更将逐步提升了其在市场上的知名度，并在技术层面加强了市场对它们的青睐与认可。
1、提供申报《方案》的市场情况及市场反馈，需要行业大客户采购或行业多客户采购清单，客户名称可以是代号形式；
1、评委会由“半导体投资联盟”超100家会员单位及数百位半导体行业CEO共同组成；
